2026年，随着AI Coding大爆发，传统软件集体进入了“焦虑期”。如果一个Agent能顶10个员工，企业裁员一大半，还需要买100个席位的软件吗？当然，我们的目的不是为了制造恐慌！一个现实问题是：当AI效率指数级上升，企业对软件的支付意愿必然会重构。

　　重新进行战略思考，进行业务范式重构，这样的故事也发生在一直致力于Hadoop生态的大数据基础软件公司——红象云腾。当AI的能力越来越强大，只有深入更底层的工程化能力，才能拥有更深的“护城河”。

　　有意思的是，红象云腾从大数据跨越到芯片，不是因为AI要把原有业务替掉。大数据与AI本就是一个“双生体”，没有AI，大数据只能躺在数据库里吃灰；没有大数据，AI也是无源之水，无法输出准确的结果。进入芯片领域更多的是基于红象云腾创始人童小军对计算机科学的热爱和对底层算力技术的好奇心。

　　RISC-V AI Accelerator SoC

　　作为深圳RISC-V+开源鸿蒙大赛代表作品参加第七届深圳国际人工智能展览会

　　“在大数据领域，会遇到很多加速需求，早在2016年就与IBM在FPGA Hadoop EC加速方面有合作。”红象云腾公司童小军，在采访中讲述了企业“跨界造芯”的背后故事。

　　在二十多年软件开发历程中，童小军研发过的搜索引擎服务过几亿用户，创业后设计的Hadoop大数据平台基础软件支撑过中国航天十几颗大型遥感卫星，并给飞腾、龙芯、OpenPower、申威等国产国际芯片做过生态配套，本以为这辈子就和数据处理代码、Hadoop开源社区打交道了。

　　直到2025年的下半年，童小军干了一件让周围人都觉得“不务正业”的事，他带着两个人，用业余时间在AI Coding的辅助下设计了一颗AI加速芯片。AI Coding在这个项目中主要辅助了RTL代码的编写，验证、时序收敛等关键环节仍依赖人工经验，离“AI全自动设计芯片”还有很长的路。这颗叫“皮蛋一号”的芯片基于RISC-V开源架构开发，采用微软提出的BitNet三元量化技术路线为AI加速引擎，并在55nm开源PDK工艺设计套件上完成了首次流片。截至发稿时，芯片已完成切割封装，实测功耗和能效比数据尚在验证中。

　　一次“拼片”经历和一只叫“皮蛋”的猫

　　“流片”是什么概念？这要从中国科学院计算技术研究所的“一生一芯”计划和OpenECOS开源项目讲起。“一生一芯”的核心定位是人才培养，让每个学生在毕业前拥有芯片设计和流片的实践机会；而OpenECOS的定位是推动开源EDA工具链和PDK的产业化。两者推动芯片生态的方式不同，前者给人机会，后者给工具链路。

　　所谓“一生一芯”，是国家围绕人工智能、集成电路、生命科学、新能源、量子科技等前沿领域提出的一种新型人才培养机制和模式。在这套模式下，大学生在校期间就能参与真正的芯片设计项目，毕业时拥有完整的流片经历，这在以前是不可想象的。

　　“我对‘一生一芯’技术社区比较关注，去年这个计划对外有一次流片机会，所以在做大数据期间就抓住了这次机会，开始投入时间和精力。” 童小军具体介绍本次“流片”的由来。

　　流片，就是把设计好的芯片方案送去工厂生产出样品。对于个人或小团队来说，单独流片成本高得吓人，55纳米工艺一次就要近百万。“一生一芯”计划提供了“拼片”模式，多家团队共享一次流片机会，分摊成本。拼片和拼车不同，每支团队在掩膜版上分到的是固定面积区域，设计规模有硬上限；所有团队还必须在同一个时间节点前完成sign-off，任何一支延误都影响整版流片。能拿到拼片席位，本身就是一道筛选。

　　有了流片机会，到底能做什么？童小军想到微软提出的BitNet架构论文，这是一种将大模型参数压缩到三个值(-1、0、1)的量化方案，相当于每个权重只用1.58个比特来表示，而激活值则使用8-bit整数。这个方案在数学上把矩阵乘法变成了加减法，乘法和加法在晶体管层面的实现复杂度不在一个量级，理论加速比可以达到上千倍。需要注意的是，这个“上千倍”是计算单元层面的理论值——权重再怎么三值化，数据还是要从DRAM搬到SRAM再送到计算单元，这条数据通路并没有简化。换言之，计算墙缓解了，存储墙还在。

　　“我当时通过几个主流AI平台都分析了一遍，在互联网上公开对外的流片信息中，我们应该是较早做出BitNet加RISC-V芯片并完成流片的团队，”童小军坦言，“当然这是基于公开信息的判断，学术界可能有同方向的探索尚未发表，更严谨的说法是——据公开信息检索，这是已报道的案例之一。”

　　于是他把这个想法付诸实践。他在新疆做一个千台规模的大数据超算集群项目时，利用业余时间完成了芯片的前端设计。前端设计相当于芯片的逻辑设计，这部分是软件工程师可以较快上手的环节。而芯片设计的另一半——后端物理设计，则是在中科院计算所团队的支持下完成的：逻辑综合、布局布线、时钟树综合、时序收敛、功耗分析、DRC/LVS签核……后端的工作量通常占整个流程的三分之二，这也是“一生一芯”在培养中投入最多资源的部分。一枚芯片从设计到流片，前端写好了只是走了第一步，后端签核过了才算真正“能出去”。

　　芯片被命名为“皮蛋一号”，取自童小军在新疆时住处的猫。“这只叫皮蛋的猫，每天趴在我的键盘上。”他笑着说，芯片第一张图，像长了两只眼睛的猫，那就叫皮蛋一号吧。

　　2026年6月，芯片完成切割封装。一颗金光闪闪的芯片从晶圆上切下来，成为实物。

　　算得更快，算得更省

　　在芯片设计领域对计算精度，速度，能耗的追求是不可能的三角，皮蛋一号选择BitNet路线，核心考量是功耗。

　　现在的GPU跑大模型动辄几百上千瓦，英伟达B200等芯片对供电和散热的要求已经到了特别夸张的程度，现实环境需要很强的算力去支持。但在很多实际场景中，设备需要离线工作，自动驾驶不能时刻联网，边缘设备不能总依赖云端。

　　能不能有一款不用联网又省电的AI机器？童小军发现，如果把矩阵计算电路大大简化，能耗比可以达到三个数量级的提升，相当于减少上千倍的电量消耗。这意味着原来联网才能跑的模型，现在在边缘端通过小模型就能解决部分业务。

　　在中国创业者社区昆仑巢的硬件创业朋友沟通中，提到一个具体场景就是嵌入式设备的'唤醒词'功能"。设备在休眠状态下需要极低功耗运行，只有检测到特定语音指令才切换到高功耗模式。“皮蛋一号”的设计正好契合这类场景，用极低功耗持续监听，唤醒后再调用更强算力。还有一个在斯里兰卡创业的朋友提到的视频语义压缩编解码场景，可以通过BitNet 加速芯片实现视觉语义通信网络的高效加速引擎等。

　　“BitNet在大模型的数学原理上已经把省电做到极致了，三个值在数学上就是一个理论优化极限，这种情况下我们追求的是能耗的极限。”童小军说，“皮蛋一号”BitNet加速芯片的设计在智能化程度上的损失不是特别大，按照微软BitNet论文的数据，精度损失可以控制在10%以内。10%的精度损失是在特定基准测试上的结果，对话、搜索这类场景可以接受，安全关键和自动驾驶场景则需要更严格的评估。从更全局的视角看，这颗芯片验证的是BitNet方向的可行性，距离产品化还有相当长的路要走。

　　开源芯片的“天时地利人和”

　　“皮蛋一号”能完成流片，离不开一系列“巧合”的叠加。

　　首先，是RISC-V开源指令集。与X86、ARM不同，RISC-V没有授权费，学习材料多、社区活跃。X86是封闭架构，ARM光授权费就几百万、上千万出去了，而RISC-V指令集架构开源开放。RISC-V芯片2025年出货量预计达800亿片，已成为芯片设计行业被广泛认可的标准。

　　其次，是开源EDA工具和PDK逐步走向可用——目前达到了原型验证的门槛，距离量产签核还有一段路。EDA是芯片设计必需的软件，PDK(工艺设计套件)则是连接设计与制造的“桥梁”。以前这两样都依赖商业授权，成本极高。近年来国内开源EDA生态逐步崛起，中科院主导的OpenECOS开源项目和“开放EDA联盟”已聚集数十家企业。浙江创芯还推出了国内首套开源55nm PDK，本PDK是截止发布时业界最 先 进的开源工艺节点。就当前阶段而言，开源EDA工具在原型验证和教学场景中已经够用，量产芯片的sign-off仍然依赖商业EDA——这是开源生态现阶段需要正视的差距，也是未来要跨越的台阶。

　　“如果没有开源 EDA + PDK，这次流片根本不可能实现。”童小军说到。55nm芯片工艺，商业的流一次片，前期的EDA + PDK 授权费用都需要花费近百万，开源了才有人愿意去试，成本门槛一下子降下来了。

　　其三，开源鸿蒙能在低功耗的情况下运行。嵌入式工业方案，在效能上有大幅提升，具有低功耗、高性能特点，鸿蒙+RISCV 是一个很好的组合。

　　回头看这段经历，童小军最大的感悟是：这个赛道值得长期投入。

　　“当你进入到芯片产业，你会发现其实也是一堆程序构成的。我们搞软件的人，只要它是个软件，就没什么好怕的，不懂的可以慢慢学习，有想法可以快速验证。”这段话鼓舞了很多跨界者。不过芯片设计中有一个行内人习以为常、行外人容易忽略的事实：RTL编码只占整体工作量的30%左右，验证占70%以上。写RTL容易，写对的RTL很难，证明RTL正确更难。软件工程师跨界做前端设计是一条可行的路径，带着“芯片就是写代码”的预设进入全流程，往往会在验证和签核环节发现另一道墙。

　　童小军发现，在天时地利人和的情况下，在芯片产业链里发挥自己原有的知识积累，绝对可以找到自己的位置，比如在芯片仿真领域，可以采用AI分布式训练架构来构建FPGA 芯片仿真集群，在芯片验证领域，“万众一芯”等开源项目在用LLM 和软件的方式重构芯片验证。

　　以前做大数据软件，没有太多申请专利的动力。但这次做芯片，美国的朋友启发他要申请专利保护，他发现芯片专利确实有更高的价值，底层的创新 “越简单越有力量”，让人有点心动。

　　“我们下一个目标是探索通过FPGA集群技术仿真类似 “香山处理器-昆明湖V3” 这样的大型开源芯片架构，并尝试将 BitNet等AI计算模块集成到大型芯片中，虽然我们还没有足够资金去做大芯片，掌握了FPGA芯片仿真和加速技术对我们当前业务也是有很大的技术壁垒的提高。” 童小军提到的下一个目标是数据中心级的AI加速芯片，而数据中心是红象云腾长期耕耘了十几年的阵地。

　　战略合作伙伴星核动力团队的技术和业务负责人

　　在给汽车芯片认证公司专家介绍

　　AI加速芯片项目参加深圳RISCV+开源鸿蒙大赛决赛

　　并获得了大赛 “架构创新奖”

　　“我们战略合作伙伴星核动力公司的毛总和胡总对本次芯片后续技术改进和推广工作起到了关键推动作用，大家非常重视刚开发的芯片项目，并积极推动项目在深圳的推广和落地。” 童小军感慨道，只有强强联合并互补的团队，齐心合力一起努力，才能把一件事做好做强。

　　写在最后

　　一个做大数据软件的公司，跑去设计芯片，这事儿听着离谱。但听完童小军的讲述，你会发现这背后有一条清晰到让人意外的逻辑线，这条线既关于技术趋势，也关于一个软件工程师对“底层设计”重新燃起的好奇心。

　　“皮蛋一号”AI加速芯片诞生背后，是开源芯片生态的逐步成熟。“一生一芯”作为人才培养计划，让软件工程师有了学习芯片设计并参与流片的机会，这是教育层面降低了入门门槛；OpenECOS推动开源EDA和PDK走向可用，这是产业层面在铺路；开源鸿蒙+RISC-V降低了架构门槛，开源EDA和PDK降低了原型验证的设计门槛。三重门槛叠加，让一个软件工程师有机会完成芯片的原型验证。而从原型到量产，后端设计、全流程验证、良率优化，每一道都是新的门槛——从“能流片”到“能量产”，远不止一步之遥。

　　芯片行业门槛虽高，但对于那些敢于跨界、善于抓住技术变革节点的人来说，门缝正在一点点打开。门后的路比想象的更长——后端设计、全流程验证、量产良率，每一关都不是仅靠好奇心就能跨过的。但也正是这些挑战，让这门后的事业值得长期的投入。我们相信，在这种开源开放的创新土壤上，中国芯片产业终将走出层层封锁，走到全球技术创新的前列。