过去，FPGA一直是嵌入式开发里面的“高门槛区域”，需要具备专家经验。一方面，嵌入式FPGA足够包罗万象，它可以灵活到几乎能变成任何硬件；但另一方面，它又足够复杂，复杂到让无数团队卡在 RTL、时序收敛和工具链协同上。

　　嵌入式项目之所以更具挑战性，是因为整个开发过程不是一个单线程，而是多维联动。这意味着：PCB设计布局改一版，FPGA 接口逻辑要跟着动；需求变一次，整个流水线和系统验证都得重跑。工具虽然专业，体验却割裂，开发者把更多时间耗费在“对齐”上，而不是“创造”。

　　面对挑战，AMD给出了新解法，在智能体 AI为各个领域带来转型新动能的背景下，AMD Ross的诞生可以说是恰逢其时。

　　上个月，AMD 推出了Ross，这是一个面向嵌入式开发的智能体 AI 助手；这个月中旬，AMD特意召开了媒体发布会，正式介绍了这款产品。AMD 自适应与嵌入式计算产品组合产品、软件与解决方案企业副总裁 Kirk Saban 与AMD自适应和嵌入式计算事业部技术市场经理 Ally Zhou（周丽娜），出席会议并回答了媒体提问。

　　AMD 为什么要做 Ross？

　　“随着AI的出现，我们也逐步发现一些变化：不管是硬件，还是软件，现在都可以用自然语言来表达。而硬件和软件的下一种设计语言，我们相信会通过大语言模型来实现。” Kirk在采访中表示，AMD Ross旨在一站式解决嵌入式开发的碎片化体验，把自然语言纳入新的设计流程。

　　Kirk首先回顾了设计语言的演变史：硬件上，我们经历了从布尔逻辑、原理图输入，到 HDL、Verilog，再到 MATLAB、Simulink 和高层次综合的发展过程；软件上，从底层的汇编语言代码到C语言，再从C++到库和内核。而随着 AI 的出现，这些变化现在都可以用自然语言来进行表达。

　　AMD Ross，本质上不是做一个更好的“ IDE插件”，而是试图用智能体把自家分散的工具链（Vivado、Vitis、Power Design Manager、ChipScope、ROCm 等）重新连接起来。这个思路的成败，不取决于模型有多强，而是取决于 AMD 对自身工具链和工程知识的“可被智能体调用”程度。

　　值得一提的是，AMD Ross 命名本身也带有一个很重要的象征意义，是为了纪念赛灵思 FPGA 的创始人 Ross Freeman。Ross的推出，既是对可编程逻辑历史的致敬，也暗示 AMD 希望通过它成为 FPGA 开发范式转移的一个节点。

　　Ross 到底能解决什么问题？

　　从AMD官方资料来看，Ross并不是一款普通的智能体AI助手，它覆盖了从架构设计到优化、调试、PCB 设计、原理图审查、软件、AI 以及实际系统部署的全流程。

　　AMD Ross 支持自然语言工具交互，并可部署由专家开发的Agent技能、可复用工作流和以 AMD 专业知识为基础的知识库，为整个设计流程提供指导。它能够连接各类工具、规模化应用专业知识、自动执行经验证且可重复的工作流程，并对结果进行分析，从而帮助工程师快速将设计构想转化为实际实现，同时大幅缩短典型的嵌入式开发周期。

　　在产品设计上，Ross 交付多个层级的智能体 AI 工作流：

　　▲AMD Ross 基础技术栈和智能体工作流

　　•模型上下文协议（ MCP ）服务器：基于开放标准的 MCP 服务器，AMD Ross 将 AI 智能体连接到 AMD 嵌入式工具。借助这一连接，AMD Ross 可以查询信息、运行命令并在设计环境中工作。

　　•AMD 知识库：经 AMD 验证的向量数据库包含用户指南、产品指南、白皮书、应用笔记和解答记录。其可通过云端或本地离线环境提供经 AMD 验证的解答和文档访问。

　　•智能体技能：开放且由专家编写的 markdown 文件，记录针对常见设计任务的可重复、可共享最 佳 实践。这些技能可以引导大语言模型完成结构化工作流，例如时序优化，或重构 C++ 设计以在 Vitis HLS 中获得更高性能。

　　以“创建微控制器设计”场景为例，Ross 可以解读设计意图，为 Spartan UltraScale+ 评估套件创建 MicroBlaze V 微控制器实现计划，同时它还可以确认连接的电路板，解决配置不匹配问题，最终它完成了连接并配置必要端口，包括完成预设、本地内存、时钟及子系统配置等。

　　同样，在“时序违规分析”场景，Ross的表现也是可圈可点。它可以检查失败路径，将多种模式分类到不同组别，同时分析并验证时序失败，确认所有路径通过。整个过程都是自动化体验，依赖的是 Ross 的时序Agent技能。

　　另外，Ross还能优化算法。一个图像传感器管线，最初在 MATLAB 中设计，性能目标为每秒 3 亿像素。之前，这个实验原本需要 AMD 一位顶尖开发者花几天时间完成，现在 2 小时内就能完成之前的任务。Ross智能体开发环境，不仅实现了同等卓越的性能指标，还让可编程逻辑资源减少了 35%。

　　毫无疑问，Ross带来了FPGA 准入门槛的下降。Ross 将从根本上帮助开发者打破FPGA专业技能壁垒，让所有 FPGA 开发团队更高效，也能让开发社区的影响力延伸到对 FPGA 不太熟悉的开发者范围。

　　对生态的影响是啥？

　　Ross不仅覆盖了全部 AMD 嵌入式工具产品组合，使用户能够：进行硬件与软件划分、实现基于高层次综合工具的硬件设计、优化芯片设计与调试等，还进一步推动了生态层面的扩展。

　　“AMD已经公布，我们会按月增加Ross的工具与工作流能力，这是我们已经确认并且会持续按照既定规划去发布的一个计划。”Ally具体介绍了Ross的生态规划。

　　除了增加 Ross 的工具与工作流能力，Ross还支持用户定制，首批已经公布部分Skill，未来会按月发布新 Skill，客户可以扩展现有 Agent Skill，因为 Skill 本身是开源发布的，客户可以二次开发，也可以将自有 Skill 加入工作流。

　　为了促进专业工作流共享，Ross还有一个专属拓展方向，客户可以通过 Skill 方式或嵌入 Agent 流程方式扩展。

　　关于第三方 EDA 或仿真工具的支持，Ross 遵从业界标准的 MCP 和 Skill 方式，天生可以扩充到第三方 EDA 工具、仿真工具及客户内部工具。目前，接入方式有两种：一种是通过 MCP 连接工具；另一种是通过 Skill 以既有命令或脚本连接。

　　目前公布的 Ross 中有一个 RTL simulation Skill，已经涵盖 AMD 自身的 XSIM 以及 Vivado 适配的其他第三方 Simulator。不过Ally也强调，特定第三方产品的官方支持范围、版本和推出时间，需以具体公告为准。

　　写在最后

　　智能体再强，离开业务环境一切都是空谈。AMD Ross的优势在于，深度集成原厂工具、本地部署与数据安全、开放的模型与 IDE 选择、按月迭代的 Skill 库。如果 AMD 能持续兑现每月更新，同时按照2026 年扩展功耗与调试能力路线图来布局，那么 Ross 未来有可能成为嵌入式开发领域中一个非常务实的“上下文层”，但最终签核始终要由人承担——在可预见的未来，这仍是智能体 AI 在工程领域的重要边界。